工作原理

要使增強(qiáng)型N溝道MOSFET工作，要在G、S之間加正電壓VGS及在D、S之間加正電壓VDS，則產(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。如圖1所示。

若先不接VGS（即VGS=0），在D與S極之間加一正電壓VDS，漏極D與襯底之間的PN結(jié)處于反向，因此漏源之間不能導(dǎo)電。如果在柵極G與源極S之間加一電壓VGS。此時可以將柵極與襯底看作電容器的兩個極板，而氧化物絕緣層作為電容器的介質(zhì)。當(dāng)加上VGS時，在絕緣層和柵極界面上感應(yīng)出正電荷，而在絕緣層和P型襯底界面上感應(yīng)出負(fù)電荷。這層感應(yīng)的負(fù)電荷和P型襯底中的多數(shù)載流子（空穴）的極性相反，所以稱為“反型層”，這反型層有可能將漏與源的兩N型區(qū)連接起來形成導(dǎo)電溝道。當(dāng)VGS電壓太低時，感應(yīng)出來的負(fù)電荷較少，它將被P型襯底中的空穴中和，因此在這種情況時，漏源之間仍然無電流ID。當(dāng)VGS增加到一定值時，其感應(yīng)的負(fù)電荷把兩個分離的N區(qū)溝通形成N溝道，這個臨界電壓稱為開啟電壓（或稱閾值電壓、門限電壓），用符號VT表示（一般規(guī)定在ID=10uA時的VGS作為VT）。當(dāng)VGS繼續(xù)增大，負(fù)電荷增加，導(dǎo)電溝道擴(kuò)大，電阻降低，ID也隨之增加，并且呈較好線性關(guān)系，如圖2所示。此曲線稱為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為，改變VGS來控制漏源之間的電阻，達(dá)到控制ID的作用。

由于這種結(jié)構(gòu)在VGS=0時，ID=0，稱這種MOSFET為增強(qiáng)型。另一類MOSFET，在VGS=0時也有一定的ID（稱為IDSS），這種MOSFET稱為耗盡型。它的結(jié)構(gòu)如圖3所示，它的轉(zhuǎn)移特性如圖4所示。VP為夾斷電壓（ID=0）。

耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離子，使在P型襯底的界面上感應(yīng)出較多的負(fù)電荷，即在兩個N型區(qū)中間的P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道，所以在VGS=0時，有VDS作用時也有一定的ID(IDSS）；當(dāng)VGS有電壓時（可以是正電壓或負(fù)電壓），改變感應(yīng)的負(fù)電荷數(shù)量，從而改變ID的大小。VP為ID=0時的-VGS，稱為夾斷電壓。

結(jié)構(gòu)

圖1是典型平面N溝道增強(qiáng)型NMOSFET的剖面圖。它用一塊P型硅半導(dǎo)體材料作襯底，在其面上擴(kuò)散了兩個N型區(qū)，再在上面覆蓋一層二氧化硅(SiO2）絕緣層，最后在N區(qū)上方用腐蝕的方法做成兩個孔，用金屬化的方法分別在絕緣層上及兩個孔內(nèi)做成三個電極：G(柵極）、S（源極）及D（漏極），如圖所示。

從圖1中可以看出柵極G與漏極D及源極S是絕緣的，D與S之間有兩個PN結(jié)。一般情況下，襯底與源極在內(nèi)部連接在一起，這樣，相當(dāng)于D與S之間有一個PN結(jié)。

圖中是常見的N溝道增強(qiáng)型MOSFET的基本結(jié)構(gòu)圖。為了改善某些參數(shù)的特性，如提高工作電流、提高工作電壓、降低導(dǎo)通電阻、提高開關(guān)特性等有不同的結(jié)構(gòu)及工藝，構(gòu)成所謂VMOS、DMOS、TMOS等結(jié)構(gòu)。雖然有不同的結(jié)構(gòu)，但其工作原理是相同的，這里就不一一介紹了。

主要參數(shù)

場效應(yīng)管的參數(shù)很多，包括直流參數(shù)、交流參數(shù)和極限參數(shù)，但一般使用時關(guān)注以下主要參數(shù)：

　　1、IDSS—飽和漏源電流。是指結(jié)型或耗盡型絕緣柵場效應(yīng)管中，柵極電壓UGS=0時的漏源電流。

　　2、UP—夾斷電壓。是指結(jié)型或耗盡型絕緣柵場效應(yīng)管中，使漏源間剛截止時的柵極電壓。

　　3、UT—開啟電壓。是指增強(qiáng)型絕緣柵場效管中，使漏源間剛導(dǎo)通時的柵極電壓。

　　4、gM—跨導(dǎo)。是表示柵源電壓UGS—對漏極電流ID的控制能力，即漏極電流ID變化量與柵源電壓UGS變化量的比值。gM是衡量場效應(yīng)管放大能力的重要參數(shù)。

　　5、BUDS—漏源擊穿電壓。是指柵源電壓UGS一定時，場效應(yīng)管正常工作所能承受的最大漏源電壓。這是一項極限參數(shù)，加在場效應(yīng)管上的工作電壓必須小于BUDS。

　　6、PDSM—最大耗散功率。也是一項極限參數(shù)，是指場效應(yīng)管性能不變壞時所允許的最大漏源耗散功率。使用時，場效應(yīng)管實際功耗應(yīng)小于PDSM并留有一定余量。

　　7、IDSM—最大漏源電流。是一項極限參數(shù)，是指場效應(yīng)管正常工作時，漏源間所允許通過的最大電流。場效應(yīng)管的工作電流不應(yīng)超過IDSM 。

應(yīng)用優(yōu)勢

1、場效應(yīng)晶體管是電壓控制元件，而雙極結(jié)型晶體管是電流控制元件。在只允許從取較少電流的情況下，應(yīng)選用場效應(yīng)管；而在信號電壓較低，又允許從信號源取較多電流的條件下，應(yīng)選用雙極晶體管。

2、有些場效應(yīng)管的源極和漏極可以互換使用，柵壓也可正可負(fù)，靈活性比雙極晶體管好。

3、場效應(yīng)管是利用多數(shù)載流子導(dǎo)電，所以稱之為單極型器件，而雙極結(jié)型晶體管是即有多數(shù)載流子，也利用少數(shù)載流子導(dǎo)電。因此被稱之為雙極型器件。

4、場效應(yīng)管能在很小電流和很低電壓的條件下工作，而且它的制造工藝可以很方便地把很多場效應(yīng)管集成在一塊硅片上，因此場效應(yīng)管在大規(guī)模集成電路中得到了廣泛的應(yīng)用。

MOSFET在1960年由貝爾實驗室（Bell Lab.）的D. Kahng和 Martin Atalla首次實作成功，這種元件的操作原理和1947年蕭克萊（William Shockley）等人發(fā)明的雙載流子結(jié)型晶體管（Bipolar Junction Transistor,BJT）截然不同，且因為制造成本低廉與使用面積較小、高整合度的優(yōu)勢，在大型集成電路（Large-Scale Integrated Circuits,LSI）或是超大型集成電路（Very Large-Scale Integrated Circuits,VLSI）的領(lǐng)域里，重要性遠(yuǎn)超過BJT。

由于MOSFET元件的性能逐漸提升，除了傳統(tǒng)上應(yīng)用于諸如微處理器、微控制器等數(shù)位信號處理的場合上，也有越來越多模擬信號處理的集成電路可以用MOSFET來實現(xiàn)，以下分別介紹這些應(yīng)用。

數(shù)字電路

數(shù)字科技的進(jìn)步，如微處理器運算效能不斷提升，帶給深入研發(fā)新一代MOSFET更多的動力，這也使得MOSFET本身的操作速度越來越快，幾乎成為各種半導(dǎo)體主動元件中最快的一種。MOSFET在數(shù)字信號處理上最主要的成功來自CMOS邏輯電路的發(fā)明，這種結(jié)構(gòu)最大的好處是理論上不會有靜態(tài)的功率損耗，只有在邏輯門（logic gate）的切換動作時才有電流通過。CMOS邏輯門最基本的成員是CMOS反相器（inverter），而所有CMOS邏輯門的基本操作都如同反相器一樣，在邏輯轉(zhuǎn)換的瞬間同一時間內(nèi)必定只有一種晶體管（NMOS或是PMOS）處在導(dǎo)通的狀態(tài)下，另一種必定是截止?fàn)顟B(tài)，這使得從電源端到接地端不會有直接導(dǎo)通的路徑，大量節(jié)省了電流或功率的消耗，也降低了集成電路的發(fā)熱量。

MOSFET在數(shù)字電路上應(yīng)用的另外一大優(yōu)勢是對直流（DC）信號而言，MOSFET的柵極端阻抗為無限大（等效于開路），也就是理論上不會有電流從MOSFET的柵極端流向電路里的接地點，而是完全由電壓控制柵極的形式。這讓MOSFET和他們最主要的競爭對手BJT相較之下更為省電，而且也更易于驅(qū)動。在CMOS邏輯電路里，除了負(fù)責(zé)驅(qū)動芯片外負(fù)載（off-chip load）的驅(qū)動器（driver）外，每一級的邏輯門都只要面對同樣是MOSFET的柵極，如此一來較不需考慮邏輯門本身的驅(qū)動力。相較之下，BJT的邏輯電路（例如最常見的TTL）就沒有這些優(yōu)勢。MOSFET的柵極輸入電阻無限大對于電路設(shè)計工程師而言亦有其他優(yōu)點，例如較不需考慮邏輯門輸出端的負(fù)載效應(yīng)（loading effect）。

模擬電路

有一段時間，MOSFET并非模擬電路設(shè)計工程師的首選，因為模擬電路設(shè)計重視的性能參數(shù)，如晶體管的轉(zhuǎn)導(dǎo)（transconductance）或是電流的驅(qū)動力上，MOSFET不如BJT來得適合模擬電路的需求。但是隨著MOSFET技術(shù)的不斷演進(jìn)，今日的CMOS技術(shù)也已經(jīng)可以符合很多模擬電路的規(guī)格需求。再加上MOSFET因為結(jié)構(gòu)的關(guān)系，沒有BJT的一些致命缺點，如熱破壞（thermal runaway）。另外，MOSFET在線性區(qū)的壓控電阻特性亦可在集成電路里用來取代傳統(tǒng)的多晶硅電阻（poly resistor），或是MOS電容本身可以用來取代常用的多晶硅—絕緣體—多晶硅電容（PIP capacitor），甚至在適當(dāng)?shù)碾娐房刂葡驴梢员憩F(xiàn)出電感（inductor）的特性，這些好處都是BJT很難提供的。也就是說，MOSFET除了扮演原本晶體管的角色外，也可以用來作為模擬電路中大量使用的被動元件（passive device）。這樣的優(yōu)點讓采用MOSFET實現(xiàn)模擬電路不但可以滿足規(guī)格上的需求，還可以有效縮小芯片的面積，降低生產(chǎn)成本。

隨著半導(dǎo)體制造技術(shù)的進(jìn)步，對于整合更多功能至單一芯片的需求也跟著大幅提升，此時用MOSFET設(shè)計模擬電路的另外一個優(yōu)點也隨之浮現(xiàn)。為了減少在印刷電路板（Printed Circuit Board,PCB）上使用的集成電路數(shù)量、減少封裝成本與縮小系統(tǒng)的體積，很多原本獨立的類比芯片與數(shù)位芯片被整合至同一個芯片內(nèi)。MOSFET原本在數(shù)位集成電路上就有很大的競爭優(yōu)勢，在類比集成電路上也大量采用MOSFET之后，把這兩種不同功能的電路整合起來的困難度也顯著的下降。另外像是某些混合信號電路（Mixed-signal circuits），如類比/數(shù)位轉(zhuǎn)換器（Analog-to-Digital Converter,ADC），也得以利用MOSFET技術(shù)設(shè)計出效能更好的產(chǎn)品。

還有一種整合MOSFET與BJT各自優(yōu)點的制程技術(shù)：BiCMOS（Bipolar-CMOS）也越來越受歡迎。BJT元件在驅(qū)動大電流的能力上仍然比一般的CMOS優(yōu)異，在可靠度方面也有一些優(yōu)勢，例如不容易被“靜電放電”（ESD）破壞。所以很多同時需要復(fù)噪聲號處理以及強(qiáng)大電流驅(qū)動能力的集成電路產(chǎn)品會使用BiCMOS技術(shù)來制作。

型號命名方法

中國命名法

有兩種命名方法。場效應(yīng)管通常有下列兩種命名方法。

第一種命名方法是使用“中國半導(dǎo)體器件型號命名法”的第3、第4和第5部分來命名，其中的第3部分用字母CS表示場效應(yīng)管，第4部分用阿拉伯?dāng)?shù)字表示器件序號，第5部分用漢語拼音字母表示規(guī)格號。例如CS2B、CS14A、CS45G等。

第二種命名方法與雙極型三極管相同，第一位用數(shù)字代表電極數(shù)；第二位用字母代表極性（其中D是N溝道，C是P溝道）；第三位用字母代表類型（其中J代表結(jié)型場效應(yīng)管，O代表絕緣柵場效應(yīng)管）。例如，3DJ6D是N溝道結(jié)型場效應(yīng)三極管，3D06C是N溝道絕緣柵型場效應(yīng)三極管。

日本命名法

日本生產(chǎn)的半導(dǎo)體分立器件，由五至七部分組成。通常只用到前五個部分，其各部分的符號意義如下：

　　第一部分：用數(shù)字表示器件有效電極數(shù)目或類型。0-光電（即光敏）二極管三極管及上述器件的組合管、1-二極管、2三極或具有兩個pn結(jié)的其他器件、3-具有四個有效電極或具有三個pn結(jié)的其他器件、┄┄依此類推。

　　第二部分：日本電子工業(yè)協(xié)會JEIA注冊標(biāo)志。S-表示已在日本電子工業(yè)協(xié)會JEIA注冊登記的半導(dǎo)體分立器件。

　　第三部分：用字母表示器件使用材料極性和類型。A-PNP型高頻管、B-PNP型低頻管、C-NPN型高頻管、D-NPN型低頻管、F-P控制極可控硅、G-N控制極可控硅、H-N基極單結(jié)晶體管、J-P溝道場效應(yīng)管、K-N溝道場效應(yīng)管、M-雙向可控硅。

　　第四部分：用數(shù)字表示在日本電子工業(yè)協(xié)會JEIA登記的順序號。兩位以上的整數(shù)-從“11”開始，表示在日本電子工業(yè)協(xié)會JEIA登記的順序號；不同公司的性能相同的器件可以使用同一順序號；數(shù)字越大，越是近期產(chǎn)品。

　　第五部分：用字母表示同一型號的改進(jìn)型產(chǎn)品標(biāo)志。A、B、C、D、E、F表示這一器件是原型號產(chǎn)品的改進(jìn)產(chǎn)品。

如2SK134為N溝道MOSFET，2SJ49為P溝道MOSFET。

常見的MOSFET技術(shù)

雙柵極MOSFET

雙柵極（dual-gate）MOSFET通常用在射頻（Radio Frequency,RF）集成電路中，這種MOSFET的兩個柵極都可以控制電流大小。在射頻電路的應(yīng)用上，雙柵極MOSFET的第二個柵極大多數(shù)用來做增益、混頻器或是頻率轉(zhuǎn)換的控制。

耗盡型MOSFET

一般而言，耗盡型（depletion mode）MOSFET比前述的增強(qiáng)型（enhancement mode）MOSFET少見。耗盡型MOSFET在制造過程中改變摻雜到通道的雜質(zhì)濃度，使得這種MOSFET的柵極就算沒有加電壓，通道仍然存在。如果想要關(guān)閉通道，則必須在柵極施加負(fù)電壓。耗盡型MOSFET最大的應(yīng)用是在“常閉型”（normally-off）的開關(guān)，而相對的，加強(qiáng)式MOSFET則用在“常開型”（normally-on）的開關(guān)上。

NMOS邏輯

同樣驅(qū)動能力的NMOS通常比PMOS所占用的面積小，因此如果只在邏輯門的設(shè)計上使用NMOS的話也能縮小芯片面積。不過NMOS邏輯雖然占的面積小，卻無法像CMOS邏輯一樣做到不消耗靜態(tài)功率，因此在1980年代中期后已經(jīng)漸漸退出市場。

功率MOSFET

功率晶體管單元的截面圖。通常一個市售的功率晶體管都包含了數(shù)千個這樣的單元。主條目：功率晶體管

功率MOSFET和前述的MOSFET元件在結(jié)構(gòu)上就有著顯著的差異。一般集成電路里的MOSFET都是平面式（planar）的結(jié)構(gòu)，晶體管內(nèi)的各端點都離芯片表面只有幾個微米的距離。而所有的功率元件都是垂直式（vertical）的結(jié)構(gòu)，讓元件可以同時承受高電壓與高電流的工作環(huán)境。一個功率MOSFET能耐受的電壓是雜質(zhì)摻雜濃度與N型磊晶層（epitaxial layer）厚度的函數(shù)，而能通過

的電流則和元件的通道寬度有關(guān)，通道越寬則能容納越多電流。對于一個平面結(jié)構(gòu)的MOSFET而言，能承受的電流以及崩潰電壓的多寡都和其通道的長寬大小有關(guān)。對垂直結(jié)構(gòu)的MOSFET來說，元件的面積和其能容納的電流成大約成正比，磊晶層厚度則和其崩潰電壓成正比。

功率MOSFET的工作原理

截止：漏源極間加正電源，柵源極間電壓為零。P基區(qū)與N漂移區(qū)之間形成的PN結(jié)J1反偏，漏源極之間無電流流過。

導(dǎo)電：在柵源極間加正電壓UGS，柵極是絕緣的，所以不會有柵極電流流過。但柵極的正電壓會將其下面P區(qū)中的空穴推開，而將P區(qū)中的少子—電子吸引到柵極下面的P區(qū)表面

當(dāng)UGS大于UT（開啟電壓或閾值電壓）時，柵極下P區(qū)表面的電子濃度將超過空穴濃度，使P型半導(dǎo)體反型成N型而成為反型層，該反型層形成N溝道而使PN結(jié)J1消失，漏極和源極導(dǎo)電。

值得一提的是采用平面式結(jié)構(gòu)的功率MOSFET也并非不存在，這類元件主要用在高級的音響放大器中。平面式的功率MOSFET在飽和區(qū)的特性比垂直結(jié)構(gòu)的MOSFET更好。垂直式功率MOSFET則取其導(dǎo)通電阻（turn-on resistance）非常小的優(yōu)點，多半用來做開關(guān)切換之用。

DMOS

DMOS是雙重擴(kuò)散MOSFET（double-Diffused MOSFET）的縮寫，它主要用于高壓，屬于高壓MOS管范疇。

以MOSFET實現(xiàn)模擬開關(guān)

MOSFET在導(dǎo)通時的通道電阻低，而截止時的電阻近乎無限大，所以適合作為模擬信號的開關(guān)（信號的能量不會因為開關(guān)的電阻而損失太多）。MOSFET作為開關(guān)時，其源極與漏極的分別和其他的應(yīng)用是不太相同的，因為信號可以從MOSFET柵極以外的任一端進(jìn)出。對NMOS開關(guān)而言，電壓最負(fù)的一端就是源極，PMOS則正好相反，電壓最正的一端是源極。MOSFET開關(guān)能傳輸?shù)男盘枙艿狡鋿艠O—源極、柵極—漏極，以及漏極到源極的電壓限制，如果超過了電壓的上限可能會導(dǎo)致MOSFET燒毀。

MOSFET開關(guān)的應(yīng)用范圍很廣，舉凡需要用到取樣持有電路（sample-and-hold circuits）或是截波電路（chopper circuits）的設(shè)計，例如類比數(shù)位轉(zhuǎn)換器（A/D converter）或是切換電容濾波器（switch-capacitor filter）上都可以見到MOSFET開關(guān)的蹤影。

單一MOSFET開關(guān)

當(dāng)NMOS用來做開關(guān)時，其基極接地，柵極為控制開關(guān)的端點。當(dāng)柵極電壓減去源極電壓超過其導(dǎo)通的臨界電壓時，此開關(guān)的狀態(tài)為導(dǎo)通。柵極電壓繼續(xù)升高，則NMOS能通過的電流就更大。NMOS做開關(guān)時操作在線性區(qū)，因為源極與漏極的電壓在開關(guān)為導(dǎo)通時會趨向一致。

PMOS做開關(guān)時，其基極接至電路里電位最高的地方，通常是電源。柵極的電壓比源極低、超過其臨界電壓時，PMOS開關(guān)會打開。

NMOS開關(guān)能容許通過的電壓上限為（Vgate-Vthn），而PMOS開關(guān)則為（Vgate+Vthp），這個值通常不是信號原本的電壓振幅，也就是說單一MOSFET開關(guān)會有讓信號振幅變小、信號失真的缺點。

雙重MOSFET（CMOS）開關(guān)

為了改善前述單一MOSFET開關(guān)造成信號失真的缺點，于是使用一個PMOS加上一個NMOS的CMOS開關(guān)成為目前最普遍的做法。CMOS開關(guān)將PMOS與NMOS的源極與漏極分別連接在一起，而基極的接法則和NMOS與PMOS的傳統(tǒng)接法相同。當(dāng)輸入電壓在（VDD-Vthn）和（VSS+Vthp）時，PMOS與NMOS都導(dǎo)通，而輸入小于（VSS+Vthp）時，只有NMOS導(dǎo)通，輸入大于（VDD-Vthn）時只有PMOS導(dǎo)通。這樣做的好處是在大部分的輸入電壓下，PMOS與NMOS皆同時導(dǎo)通，如果任一邊的導(dǎo)通電阻上升，則另一邊的導(dǎo)通電阻就會下降，所以開關(guān)的電阻幾乎可以保持定值，減少信號失真。

MOSFET的柵極材料

理論上MOSFET的柵極應(yīng)該盡可能選擇電性良好的導(dǎo)體，多晶硅在經(jīng)過重（讀作zhong）摻雜之后的導(dǎo)電性可以用在MOSFET的柵極上，但是并非完美的選擇。MOSFET使用多晶硅作為的理由如下：

⒈ MOSFET的臨界電壓（threshold voltage）主要由柵極與通道材料的功函數(shù)（work function）之間的差異來決定，而因為多晶硅本質(zhì)上是半導(dǎo)體，所以可以藉由摻雜不同極性的雜質(zhì)來改變其功函數(shù)。更重要的是，因為多晶硅和底下作為通道的硅之間能隙（bandgap）相同，因此在降低PMOS或是NMOS的臨界電壓時可以藉由直接調(diào)整多晶硅的功函數(shù)來達(dá)成需求。反過來說，金屬材料的功函數(shù)并不像半導(dǎo)體那么易于改變，如此一來要降低MOSFET的臨界電壓就變得比較困難。而且如果想要同時降低PMOS和NMOS的臨界電壓，將需要兩種不同的金屬分別做其柵極材料，對于制程又是一個很大的變量。

⒉ 硅—二氧化硅接面經(jīng)過多年的研究，已經(jīng)證實這兩種材料之間的缺陷（defect）是相對而言比較少的。反之，金屬—絕緣體接面的缺陷多，容易在兩者之間形成很多表面能階，大為影響元件的特性。

⒊ 多晶硅的融點比大多數(shù)的金屬高，而在現(xiàn)代的半導(dǎo)體制程中習(xí)慣在高溫下沉積柵極材料以增進(jìn)元件效能。金屬的融點低，將會影響制程所能使用的溫度上限。

不過多晶硅雖然在過去二十年是制造MOSFET柵極的標(biāo)準(zhǔn)，但也有若干缺點使得未來仍然有部份MOSFET可能使用金屬柵極，這些缺點如下：

⒈ 多晶硅導(dǎo)電性不如金屬，限制了信號傳遞的速度。雖然可以利用摻雜的方式改善其導(dǎo)電性，但成效仍然有限。有些融點比較高的金屬材料如：鎢（Tungsten）、鈦（Titanium）、鈷（Cobalt）或是鎳（Nickel）被用來和多晶硅制成合金。這類混合材料通常稱為金屬硅化物（silicide）。加上了金屬硅化物的多晶硅柵極有著比較好的導(dǎo)電特性，而且又能夠耐受高溫制程。此外因為金屬硅化物的位置是在柵極表面，離通道區(qū)較遠(yuǎn)，所以也不會對MOSFET的臨界電壓造成太大影響。

在柵極、源極與漏極都鍍上金屬硅化物的制程稱為“自我對準(zhǔn)金屬硅化物制程”（Self-Aligned Silicide），通常簡稱salicide制程。

⒉ 當(dāng)MOSFET的尺寸縮的非常小、柵極氧化層也變得非常薄時，例如編輯此文時最新制程可以把氧化層縮到一納米左右的厚度，一種過去沒有發(fā)現(xiàn)的現(xiàn)象也隨之產(chǎn)生，這種現(xiàn)象稱為“多晶硅耗盡”。當(dāng)MOSFET的反轉(zhuǎn)層形成時，有多晶硅耗盡現(xiàn)象的MOSFET柵極多晶硅靠近氧化層處，會出現(xiàn)一個耗盡層（depletion layer），影響MOSFET導(dǎo)通的特性。要解決這種問題，金屬柵極是最好的方案。可行的材料包括鉭（Tantalum）、鎢、氮化鉭（Tantalum Nitride），或是氮化鈦（Titalium Nitride）。這些金屬柵極通常和高介電常數(shù)物質(zhì)形成的氧化層一起構(gòu)成MOS電容。另外一種解決方案是將多晶硅完全的合金化，稱為FUSI（FUlly-SIlicide polysilicon gate）制程。